Athlon xp 3200 +

Полностью конвееризований блок для вычислений с плавающей точкой x87, MMX, SSE и 3DNow!

Аппаратная предварительная выборка данных увеличивает и оптимизирует мощность на высокоуровневых приложениях, использующих высокую пропускную способность системы.

Дополнительная двухуровневая структура буфера быстрой трансляции адресов (translation look-aside buffer (TLB)), представляющий собой специальную кэш память для ускорения страничного преобразования, для улучшения трансляции адресов данных и инструкций. AMD Athlon XP процессор с архитектурой QuantiSpeed ​​имеет TLB оптимизацию: L1 DTLB увеличен с 32 до 40 входов, L2 ITLB и L2 DTLB используют эксклюзивную архитектуру, TLB входы могут быть загружены спекулятивно.

1.2 Архитектура ATHLON XP 3200 +

Рассмотрим общую схему взаимодействия процессора с устройствами системного блока.

Рисунок 1. Диаграмма взаимодействия процессора с системными устройствами

Как видно, из диаграммы процессор взаимодействует с монитором температуры (Termal Monitor), который подает на контроллер "южный мост" (Southbrige) информацию о температуре процессора. Через контроллер "северный мост" (Northbrige) процессор взаимодействует с графической шиной AGP и оперативной памятью SDRAM или DDR, шиной PCI. Через контроллер "южный мост" (Southbrige) процессор взаимодействует с периферией USB, EIDE, LPC и др..

1.3 Особенности

Архитектура системной шины состоит из трех высокоскоростных каналов (однонаправленный канал запросов процессора, однонаправленный канал зондирования и двунаправленный 64-битный канал передачи данных), внутреннюю синхронизацию и пакетно ориентированный протокол. Кроме того, системная шина поддерживающих несколько управляющих, временных и ранее поддерживаемых сигналов. Интерфейсные сигналы используют сигнальную технологию Socket A.

Следующая диаграмма произносит логически сгруппированы входные и выходные сигналы процессора.

Рисунок 2. Логико-символьная диаграмма процессора

Возможности процессора, по управлению питанием совместимы со спецификациями ACPI 1.0b и ACPI 2.0. Он поддерживает состояния низкого энергопотребления Halt и Stop Grant. Управление питанием осуществляется с помощью сигналов группы "Power Management and Initialization" и "Termal Diode".

Дополнительный программируемый контроллер прерываний (APIC) предназначен для гибкого и расширенного использования прерываний системами на базе процессоров AMD. PICD [1:0] - это двунаправленные сигналы, передают сообщения и руководствуются «южным мостом» или с помощью I / O APIC. PICCLK, руководствуется системным таймером.

Введите ваше имя:

Комментарий:

Защита от спама - решите пример: