Симметричные мультипроцессорные системы

Нужно отметить, что все эти преимущества зачастую являются потенциальными и далеко не всегда на практике их удается реализовать.

Очень привлекательной для пользователей особенностью SMP-систем является ее прозрачность. Операционная система берет на себя все заботы по распределению задач между отдельными процессорами и синхронизации их работы.

1 Структурная организация SMP-систем

На рис. 2.2 показана обобщенная блок-схема мультипроцессорной системы. В составе системы есть два или более процессоры, каждый из которых имеет в своем распоряжении весь комплект необходимых узлов - устройство управления, АЛУ, регистры и блок кэша. Каждый процессор имеет доступ к главной памяти системы и устройств ввода-вывода через определенную подсистему взаимодействия. Процессоры могут обмениваться данными и сообщениями через главную память (для этого в ней выделяется отдельная область связи). Кроме того, в системе может поддерживаться и возможность непосредственного обмена сигналами между отдельными процессорами. Часто общая память организована таким образом, что процессоры могут одновременно обращаться к ее отдельных блоков. В некоторых вариантах систем процессоры располагают блоки локальной памяти и собственных каналов ввода-вывода кроме ресурсов общего пользования.

Варианты структурной организации мультипроцессорных систем можно классифицировать следующим образом:

системы с общей или распределенной во времени магистралью;

системы с многопортовым памятью

системы с центральным устройством управления.

Системы с общей магистралью

Использование общей магистрали в режиме разделения времени - это простейший способ организации совместной работы процессоров в SMP-системе (рис. 2.3). Структура магистрали и интерфейс практически те же, что и в однопроцессорной системе. В составе магистрали предусматриваются линии данных, адреса и управляющих сигналов. Для упрощения работы механизма прямого доступа к памяти со стороны модулей ввода-вывода принимаются следующие меры:

Адресация организуется таким образом, что по коду адреса можно различать модули при определении источников и приемников данных.

Арбитраж. Любой модуль ввода-вывода может временно стать руководителем магистрали. Арбитр с помощью некоторого механизма приоритетов обеспечивает решение конфликтов с появлением конкурирующих запросов на управление магистралью.

Разделение времени. Когда один из модулей получает право управления магистралью, другие модули блокируются и должны, если в этом есть необходимость, приостановить исполнение операций и ожидать, пока им будет предоставлен доступ к магистрали.

Эти функции, обычные для однопроцессорных систем, можно без особых изменений использовать и в мультипроцессорной системе. Основное отличие заключается в том, что в борьбе за право доступа к блоку памяти участвуют не только модули ввода-вывода, но и процессоры.

Введите ваше имя:

Комментарий:

Защита от спама - решите пример: